-
[FPGA知识]
Verilog 编码原则
日期：2009-12-18 22:12:54
点击：146
好评：4
Verilog 编码原则 规则 #1: 建立时序逻辑模型时，采用非阻塞赋值语句。 规则 #2: 建立latch模型时，采用非阻塞赋值语句。 规则 #3: 在always块中建立组合逻辑模型时，采用阻塞赋值语句。...
-
[FPGA知识]
什么是Verilog HDL?
日期：2009-12-17 21:30:35
点击：113
好评：4
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字...
- 推荐内容
-
- 什么是FPGA？
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在...
- FPGA时钟生成
FPGA 都有内置专门的时钟控制部件用与产生应用所需要的时钟，...
- 同步电子系统与异步电子系统的基
同步系统简单说就是一个系统中（或系统中的一部分）都采用同...
- 什么是可重构计算？
可重构计算(Reconfigurable Computing，RC)，FPGA的可重构运算分为动态...
- FPGA设计人员的进阶路线(Xilinx)
从技术层面来讲，可编程逻辑领域是目前和未来半导体行业最活...
- FPGA设计者的必备基本功
FPGA设计者的必备基本功：仿真、综合、时序分析、调试、验证。...
- 什么是FPGA？