返回首页
当前位置: FPGA主页 > FPGA知识 >

设计中有多个时钟域时如何处理?

时间:2010-02-04 22:59来源:未知 作者:admin 点击:
跨时钟域的基本设计方法是: (1)对于单个信号,使用双D触发器在不同时钟域间同步。来源于时钟域1的信号对于时钟域2来说是一个异步信号。异步信号进入时钟域2后,首先进入一个触

      跨时钟域的基本设计方法是:

      (1)对于单个信号,使用双D触发器在不同时钟域间同步。来源于时钟域1的信号对于时钟域2来说是一个异步信号。异步信号进入时钟域2后,首先进入一个触发器D1,D1的输出再连接到触发器D2。这时可以认为D2的输出时一个已经经过同步的信号了。更多信息请参考什么是亚稳态?

     (2)对于更加复杂的情况,一般使用异步FIFO。关于异步FIFO,请参考异步FIFO的设计关键
 

(责任编辑:admin)
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
表情:
用户名:密码: 验证码:点击我更换图片
推荐内容