FPGA_FPGA开发板_FPGA教程_FPGA学习_NIOS II-芯合FPGA学习网

Nios Development Board Reference Manual, Stratix II Edition 在使用Nios II SDK Shell试运行./restore_my_flash时，发现restore_my_flash会区分目录名的大小写，因此使用Nios II SDKShell时最好注意大小写一致。 rest...

1 引 言 现场可编程门阵列FPGA有集成度高、体积小、灵活可重配置、实验风险小等优点，在复杂数字系统中得到了越来越广泛的应用。 随着FPGA技术的成熟和不断飞速发展，数字电路的设...

转到无铅产品过程中的一个主要问题是如何识别无铅产品。Altera已经认识到这一问题，利用以下方法来识别有铅和无铅器件。 订购代码： 所有无铅元件以其产品序号最后的N标出，（例...

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，...

锁相环电路（ PLL, Phase lock loop）是一个环路控制系统，由基准频率(fref)和输出频率（fout）的相位差产生压控振荡器的控制信号，从而调整输出频率和相位，直到输出频率和相位达到预期...

FPGA 都有内置专门的时钟控制部件用与产生应用所需要的时钟， Altera 的 FPGA 中有 PLL ， Xilinx 有 DLL 。专门的时钟控制部件一般包括时钟乘法器和除法器、锁相器、可编程占空比、外部时...

施加于 FPGA 内核逻辑的电压，典型的电压为1.2 V、1.5 V、1.8 V、2.5 V和3V,电流可达12A。 VCCINT 是相对于 VCCIO 来说的。FPGA的IO单元所需电压为 VCCIO ，取决于所使用的IO标准，比如LVCMOS所需I...

同步系统简单说就是一个系统中（或系统中的一部分）都采用同一个时钟触发，系统中的(D)触发器全部都连接到一个时钟。 异步系统并不是不同的触发器时钟端连接到不同的时钟信号的...

跨时钟域的基本设计方法是： (1)对于单个信号，使用双D触发器在不同时钟域间同步。来源于时钟域1的信号对于时钟域2来说是一个异步信号。异步信号进入时钟域2后，首先进入一个触...

异步 FIFO 是一个经典的跨时钟域设计，体现了很多跨时钟域设计方法。 其中最重要的有两点。一是单个信号跨时钟域，由于两个时钟不同，跨时钟信号不能满足新的时钟的建立和保持时...