FPGA_FPGA开发板_FPGA教程_FPGA学习_NIOS II-芯合FPGA学习网

返回首页
当前位置: FPGA主页 > 工具应用 >

使用ModelSim完成基本的HDL仿真(3)

时间:2010-02-22 16:12来源:芯合FPGA学习网 作者:admin 点击:次
我们在WorkSpace下单击右键选择Compile-Compile All，编译上述两个文件，如下图所示： 图5 从tcounter.v的源代码为我们看到Testbench的模块名叫test_counter，我们切换

我们在WorkSpace下单击右键选择Compile->Compile All，编译上述两个文件，如下图所示：

编译

 图5
从tcounter.v的源代码为我们看到Testbench的模块名叫test_counter，我们切换WorkSpace到Library，选择work库下的test_counter，单击鼠标右键选择simulate，如下图所示。

切换WorkSpace到Library

 图6
我们在弹出的Objects窗口中单击鼠标右键，选择Add to wave->Signals in Region，如下图所示：

 图7
我们将仿真时间改为 1 us，并单击菜单中的Run按钮，并如下图所示：

图8

(责任编辑：admin)

顶一下
(2)
50%
踩一下
(2)
50%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规，严禁发布色情、暴力、反动的言论。
评价:
表情:
用户名:密码: 验证码:点击我更换图片
最新评论 进入详细评论页>>
推荐内容
热点内容

FPGA FPGA教程 FPGA开发板 FPGA学习 NIOS II

Copyright © 芯合科技 版权所有
京ICP备09068674号