FPGA_FPGA开发板_FPGA教程_FPGA学习-芯合FPGA学习网

      这里我们教大家使用ModelSim完成基本的HDL仿真。所应用的仿真代码是ModelSim自带的。安装了ModelSim后，可以在安装目录的examples/tutorials/verilog/basicSimulation下找到counter.v 和tcounter.v。其中counter.v是被验证设计，tcounter.v是Testbench。
    仿真过程如下
1.打开ModelSim，首先建立一个新的Project，选择File->New->Project，

图1
2. 在弹出的Create Project窗口中给Project任意起一个名字，并指定Project的目录（Project Location）。我们假设Project Name为TestCounter，创建的Library名为work（所有我们编译后的代码的模块将被放入到work库中）。如下图所示：

 图2
3.点击OK后弹出添加HDL代码到Project的窗口，如下图：

 图3

(责任编辑：admin)