返回首页
当前位置: FPGA主页 > 工具应用 >

如何使用Pipeline Bridge增进Nios II系统的Fmax?

时间:2010-02-02 16:28来源:网络 作者: 点击:
Bridge是个很有弹性的东西,巧妙的使用bridge架构整个系统,将有助于整体效率,在的ch.6,也提到Bridge使用的一些guideline,又兴趣的人可以参考。

前言:
DE2-70,随便一个Nios II系统在Quartus II编译后,几乎都会遇到1critical warning:“Critical Warning: Timing requirements for slow timing model timing analysis were not met. See Report window for details.”,该如何解决呢?

说明:
使用環境:Quartus II 8.1 + Nios II EDS 8.1 + DE2-70 (Cyclone II EP2C70F896C6N)

在研究Nios II系统的过程中,在从DE2平台转移到更强大的DE2-70平台时,有一个很恼人的问题,随便一个Nios II系统,编译几乎都会有1critical warning

pipe_bridge06

Quartus IIwarning尚可忽略,但critical warning就没办法再装做不看到了吧?虽然Nios II执行结果正确,但看到这个critical warning总是很碍眼。


经仔细研究发现,原来是经过
Quartus II合成后,时序无法满足要求。

pipe_bridge04

原本以为是自己的code有问题,可是将DE2-70 CD 4个包含Nios II系统的范例拿来编译,除了DE2_70_SD_Card_Audio_Player正常外,其他3个范例也都有critical warning

DE2_70_NET

pipe_bridge02

DE2_70_NIOS_DEVICE_LED

pipe_bridge04

DE2_70_NIOS_HOST_MOUSE_VGA

pipe_bridge03

DE2_70_SD_Card_Audio_Player (正常)

pipe_bridge05

(责任编辑:admin)

顶一下
(2)
100%
踩一下
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
表情:
用户名:密码: 验证码:点击我更换图片
推荐内容