使用ModelSim作前仿真与后仿真(3)_FPGA_FPGA开发板_FPGA教程_FPGA学习

3.使用Quartus II + ModelSim-Altera作后仿真

Step 1：
设定Quartus II使用ModelSim-Altera作后仿真

Assignments -> Settings -> Category ：EDA Tool Settings -> Simulation：Tool name：ModelSim-Altera
选取Run gate-level simulation automatically after compilation
Format for output netlist：Verilog
Time scale：1 ns

Step 2：
设定testbench

在同一页的NativeLink settings选择Compile test bench，按下TestBenches..加入Counter_tb.v。比较诡异的是，Test bench name、Top level module in test bench与Design instance name in test bench无法自己抓到，必须自己填。

Step 3：
编译与模拟

Processing -> Start Compilation

结束语：

本文介绍了使用ModelSim作前仿真与后仿真，善用ModelSim，将可加快FPGA与SOPC的开发。

完整程序代码下载
http://www.fpgastudy.com/bbs/thread-122-1-1.html

(责任编辑：admin)

FPGA_FPGA开发板_FPGA教程_FPGA学习_NIOS II-芯合FPGA学习网

使用ModelSim作前仿真与后仿真(3)