[工具应用]
如何解决Nios II的"Leaving target processor paused&
日期:2010-03-28 02:36:20
点击:36
好评:0
『Leaving target processor paused』是Nios II初学者常遇到的错误讯息,本文提出解决方法。...
[工具应用]
如何将Quartus II编译结果放在一个目录下?
日期:2010-03-27 23:47:22
点击:115
好评:0
Quartus II预设会将所有档案都放在project的根目录下,导致根目录档案过多,管理不便,若能将编译的结果统一放到其他目录下,将有助于日后管理。...
[工具应用]
如何使用SignalTap II观察reg值?
日期:2010-03-23 23:27:21
点击:117
好评:0
Quartus II内的SignalTap II是debug Verilog很好的工具,不过似乎有时无法显示reg的值,我发现一个小技巧可解决这个问题。...
[工具应用]
如何加速Altera的EDA工具?
日期:2010-03-23 20:47:21
点击:113
好评:0
Altera的EDA工具速度都很慢,本文提出一些具体的建议加速Altera工具。...
[工具应用]
使用ModelSim完成基本的HDL仿真
日期:2010-02-22 16:12:35
点击:125
好评:0
这里我们教大家使用ModelSim完成基本的HDL仿真。所应用的仿真代码是ModelSim自带的。...
[工具应用]
解决Quartus II 8.0的Programmer不另开新窗口的问题
日期:2010-02-07 00:04:22
点击:151
好评:0
Quartus II 8.0除了编译速度变快以外,还有一些改变,其中很明显的一个改变就是:“执行Programmer会另开一个新视窗”,您是否对这个改变不太习惯呢,该如何让Programmer如Quartus II 6.x、7.x那样开启...
[工具应用]
使用SignalTap II观察reg与wire值
日期:2010-02-06 22:53:22
点击:133
好评:0
写Verilog时,虽然每个module都会先用ModelSim或Quartus II自带的simulator仿真过,但真的将每个module合并时,一些不可预期的“run-time”问题可能才一一浮现,这时得靠SignalTap II来帮忙debug。...
[工具应用]
使用ModelSim-Altera对NiosII进行仿真
日期:2010-02-05 23:48:22
点击:289
好评:0
初学者可能会遇到这样的问题,在Run As Nios II Hardware下方,看到Run As Nios II ModelSim就觉得很奇怪,Nios II明明是嵌入式系統,怎么能用ModelSim仿真呢?...
[工具应用]
使用SOPC Builder建立一个在DE2上跑μC/OS-II的Nios I
日期:2010-02-05 23:15:22
点击:175
好评:0
使用環境:Quartus II 7.2 SP3 + Nios II EDS 7.2 SP3 + DE2(Cyclone II EP2C35F627C6) Step 1: 加入所需的ip 只要加入 SRAM 即可,并不需要 TristateBridge 与 CFIFlash 。 由于 NiosII 只使用到 100MHz 的 clock ,并不需...
[工具应用]
如何配置Quartus II的最佳使用环境?
日期:2010-02-05 22:47:21
点击:208
好评:2
Quartus II的设定众多,下文仅介绍几种Quartus II的设定,仅供参考。...
这里我们教大家使用ModelSim完成基本的HDL仿真。所应用的仿真代...
写Verilog时,虽然每个module都会先用ModelSim或Quartus II自带的simul...
初学者可能会遇到这样的问题,在Run As Nios II Hardware下方,看到...
使用環境:Quartus II 7.2 SP3 + Nios II EDS 7.2 SP3 + DE2(Cyclone II EP2C35F6...
Quartus II的设定众多,下文仅介绍几种Quartus II的设定,仅供参考...
Bridge是个很有弹性的东西,巧妙的使用bridge架构整个系统,将有...