继2008年底跨越40nm节点后，FPGA(现场可编程门阵列)企业Altera在努力攻克新一代节点技术28nm。但这一次，Altera表示，单纯依靠摩尔定律，已经不能达到客户所需的器件密度提升和功耗降低要求。为此，在28nm节点上，FPGA架构需要重大的创新。为此，Altera进行了三大基础性创新，包括嵌入式HardCopy模块、部分重配置技术和28Gbps收发器，以满足客户的高密度和低功耗需求。 密度功耗成本相互制衡 “现在客户对我们提出的最大需求就是支持更高的带宽。”Altera公司产品及企业市场副总裁VinceHu先生对《中国电子报》记者表示。由于移动互联网的演进趋势，在过去几年中，移动无线网络带宽的增长相当惊人。“3G网络、光纤到户、云计算等各种移动互联网应用对带宽的需求最终都会汇集到移动骨干网上。”VinceHu先生说，“我们预计，到2013年底，移动骨干网的带宽容量将达到90000Gbps。这也是我们客户所面临的最大挑战。” 不仅如此，FPGA的客户，通常是一些设备制造商，由于受到多种条件的限制而需要在不增加设备成本或功耗的情况下大幅提高带宽。例如，无线基站RRU(射频远端单元)有固定的尺寸规格，设备制造商不能放入新的冷却设备。在这一限定条件下，FPGA的功耗不能由于带宽的提升而随之攀升。 摩尔定律已捉襟见肘 由于上述需求和限制，半导体企业在开发新一代器件时面临挑战。以客户正在与Altera探讨研发的400G光传输网络子系统为例，如果采用现有的40nmFPGA，与同样采用40nmFPGA实现的100G系统相比，FPGA的密度要达到原来的4倍，但功耗和收发器的数量都将是原来的4倍。 传统上，遇到这种情况，半导体企业会采用摩尔定律来解决问题。根据摩尔定律，每一代新工艺与前一代工艺相比，器件面积可以缩小一半，功耗可以降低30%。但进入28nm这一深亚微米节点，由于静态功耗在器件总体功耗中所占比例越来越大，新节点在功耗的降低上将大打折扣。与此同时，由于模拟电路的绝对面积不会因新一代技术节点而缩减，这样，28nmFPGA的面积并不能比40nm产品降低一半。因为此时，在FPGA中近乎一半面积的电路是I/O这样的模拟电路。“因此，在28nm节点上，我们需要更多超越摩尔定律的创新才能满足客户的需求。”VinceHu说。 三大FPGA架构创新 为了在给定的面积中显著地提高器件密度和I/O性能，并抑制功耗攀升，Altera在28nmFPGA中引入三大架构创新。 嵌入式HardCopy模块是可定制硬核知识产权(IP)模块。该技术是通过Altera的HardCopy流程，将Altera、合作伙伴以及客户的IP转化为硬核IP模块嵌入到FPGA中，以实现更高的密度、更低的成本和功耗。整个物理流程将由Altera工程部门实现。客户使用该功能，器件密度可以提高50%，功耗降低50%。 部分重新配置功能是客户可以重新配置部分FPGA，而FPGA的其他部分仍然可以正常运行。 以往，FPGA需要关掉电源才能进行重新配置。更为重要的是，有了该功能，客户可以在需要时配置FPGA功能模块，不需要时就把它覆盖掉。这样，客户在选择FPGA时，就可以根据自身应用所需同时工作的有效模块大小来选择FPGA，而不必根据客户设计的总体模块需求来选择FPGA。而且，采用AlteraQuartusII设计软件中类似增量编译功能，客户不需要了解FPGA的架构细节，就可以实现部分重新配置功能。 28nm是“变革之点”。在28nm之前，FPGA厂商还可以靠各种智慧解除摩尔定律进入深亚微米时代所遇到的各种困惑。但在28nm节点及之后，Altera认为，如果不对FPGA进行基础架构的创新，就很难达到客户所希望的密度、功耗和成本。而伴随FPGA架构的改变，客户也需要重新思考他们在FPGA上的设计思路。只有半导体企业和客户都进行思维创新，才能用好28nm产品。 (责任编辑：admin) |