FPGA入门教程 FPGA架构教程 Verilog教程Verilog-2001 SystemC教程
返回首页
当前位置: FPGA主页 > FPGA教程 > Verilog-2001 >

6. Verilog-2001使用逗号隔开敏感信号

时间:2009-12-18 14:44来源:未知 作者:zjl 点击:
Verilog-2001中可以用逗号来代替or隔开敏感信号。 Verilog-1995: always @(a or b or c or d or sel) Verilog-2001: always @(a, b, c, d, sel)

     Verilog-2001中可以用逗号来代替or隔开敏感信号。
     Verilog-1995:
     always @(a or b or c or d or sel)
     Verilog-2001:
     always @(a, b, c, d, sel)

(责任编辑:admin)
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
表情:
用户名:密码: 验证码:点击我更换图片
推荐内容