FPGA_FPGA开发板_FPGA教程_FPGA学习_NIOS II-芯合FPGA学习网

      Verilog-1995只允许一维数组，而Verilog-2001允许多维数组。
     
      //1-dimensional array of 8-bit reg variables
      //(allowed in Verilog-1995 and Verilog-2001)
      reg [7:0] array1 [0:255];
      wire [7:0] out1 = array1[address];
      //3-dimensional array of 8-bit wire nets
      //(new for Verilog-2001)
      wire [7:0] array3 [0:255][0:255][0:15];
      wire [7:0] out3 = array3[addr1][addr2][addr3];
      而且在Verilog-1995中不能对一维数组中取出其中的一位，比如要取出上面array1[7][5]，需要将array1[7]赋给一个reg变量比如arrayreg <= array1[7]，再从arrayreg中取出bit5，即arrayreg[5]。而在Verilog-2001中，可以任意取出多维数组中的一位或连续几位，比如：
     
      //select the high-order byte of one word in a
      //2-dimensional array of 32-bit reg variables
      reg [31:0] array2 [0:255][0:15];
      wire [7:0] out2 = array2[100][7][31:24];