9.Verilog-2001递归函数和任务_FPGA_FPGA开发板_FPGA教程_FPGA学习

FPGA入门教程 FPGA架构教程 Verilog教程Verilog-2001 SystemC教程

当前位置: FPGA主页 > FPGA教程 > Verilog-2001 >

9.Verilog-2001递归函数和任务

时间:2009-12-18 14:51来源:未知作者:zjl 点击:次

在Verilog-2001中增加了一个新的关键字：automatic。该关键字可以让任务或函数在运行中从新调用该任务和函数。 function automatic [63:0] factorial; input [31:0] n; if (n == 1) factorial = 1; else factorial

      在Verilog-2001中增加了一个新的关键字：automatic。该关键字可以让任务或函数在运行中从新调用该任务和函数。

      function automatic [63:0] factorial;
      input [31:0] n;
      if (n == 1)
      factorial = 1;
      else
      factorial = n * factorial(n-1);
      endfunction

(责任编辑：admin)