FPGA_FPGA开发板_FPGA教程_FPGA学习_NIOS II-芯合FPGA学习网

     Verilog-2001允许更加灵活的端口定义方式，允许数据类型和端口方向同时定义，语法如下：
     port_direction data_type signed range port_name, port_name, ... ;
     其中，signed是Verilog-2001的一个新增关键字，表示有符号数据类型，以2的补码方式表示。
     端口定义的实例如下：
       output signed [31:0] result;
       input signed [15:0] a, b;
       input [15:12] addr;
       inout [0:15] data_bus;