FPGA入门教程FPGA架构教程 Verilog教程 Verilog-2001 SystemC教程
返回首页
当前位置: FPGA主页 > FPGA教程 > FPGA架构教程 >

Cyclone III器件的功耗

时间:2010-03-19 23:26来源:未知 作者:admin 点击:
Cyclone III系列是了实现静态功耗低于0.5瓦,而逻辑单元(LE)数量高达120,000的FPGA。 图2所示为Cyclone III 系列FPGA在不同工作频率时的典型动态功耗。在具有代表性的工作频率点,例如20MHz,

Cyclone III系列是了实现静态功耗低于0.5瓦,而逻辑单元(LE)数量高达120,000的FPGA。 图2所示为Cyclone III 系列FPGA在不同工作频率时的典型动态功耗。在具有代表性的工作频率点,例如20MHz,容量最大的Cyclone III 器件——120K LE EP3C120,动态功耗小于600mW。即使在工作频率高达100MHz时,EP3C120的动态功耗也小于2瓦。 

 
图2  Cyclone III FPGA的典型动态功耗

深亚微米工艺的静态功耗主要原因在于泄漏电流的增大,包括 65-nm 工艺较薄的逻辑门氧化层之间的隧道电流,以及亚阈值泄漏 (沟道至源极和漏极至源极电流) 等。Altera采取了一些重要措施来降低 Cyclone III 的静态功耗。

图 3 所示为 Cyclone III 器件在 25°C 和 85°C 时的静态功耗。容量最小的Cyclone III 器件在 25°C 时静态功耗只有35mW,容量最大的Cyclone III 器件在 85°C 时静态功耗只有 170mW 。 

 
图3 Cyclone III FPGA的典型静态功耗

(责任编辑:admin)
顶一下
(0)
0%
踩一下
(1)
100%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
表情:
用户名:密码: 验证码:点击我更换图片
推荐内容
  • FPGA构架教程目录

    1.《FPGA架构学习教程》概述 可编程器件包括FPGA和CPLD的原理不同...