FPGA入门教程 FPGA架构教程 Verilog教程 Verilog-2001SystemC教程
返回首页
当前位置: FPGA主页 > FPGA教程 > SystemC教程 >

2.2 为什么要在设计中 include <systemc.h>

时间:2010-03-01 20:49来源:未知 作者:admin 点击:
为了顺利进行编译和链接,任何SystemC设计都必须包括合适的SystemC库定义的头文件。SystemC核心库包括2个最基本和重要的名字空间,一是sc_core,另外一个是sc_dt。sc_core是SystemC基本的内核

      为了顺利进行编译和链接,任何SystemC设计都必须包括合适的SystemC库定义的头文件。SystemC核心库包括2个最基本和重要的名字空间,一是sc_core,另外一个是sc_dt。sc_core是SystemC基本的内核空间,sc_dt则定义了SystemC的最基本数据类型。#include “systemc”只将sc_core和sc_dt包括到目标设计中,而#include “systemc.h” 则包括了除sc_core和sc_dt外的其它仿真中所需要的名字。
      但是在大型设计中,常常希望只包括需要的名字空间,而不是所有名字空间以加快仿真速度,减少名字冲突。如: 
 

  1. #include "systemc"   
  2. using sc_core::sc_module;   
  3. using sc_core::sc_signal;   
  4. using sc_core::SC_NS;  


      在该例子中,只包括了SystemC模块、信号、时间单位的定义。
      在一般设计中,为了方便起见,常常#include “systemc.h”

(责任编辑:admin)
顶一下
(1)
100%
踩一下
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
表情:
用户名:密码: 验证码:点击我更换图片
推荐内容