FPGA入门教程 FPGA架构教程 Verilog教程 Verilog-2001SystemC教程
返回首页
当前位置: FPGA主页 > FPGA教程 > SystemC教程 >

3.10 SystemC通道的同步规则

时间:2010-03-31 20:55来源:未知 作者:admin 点击:
SystemC的通道允许并行的动作,这就涉及到同步的问题。比如在同一个时钟的上升沿既读又写,则读的结果应该是写入之前的值。但是怎样才能保证这些呢?一个通用的做法是将对通道的

SystemC的通道允许并行的动作,这就涉及到同步的问题。比如在同一个时钟的上升沿既读又写,则读的结果应该是写入之前的值。但是怎样才能保证这些呢?一个通用的做法是将对通道的操作(读、写、查询状态)分为两个部分进行,即所谓“求值――更新”过程。在求值阶段,新的结果被记录,同时保存原有的结果。如果是读操作,则在求值阶段将原有的结果返回,如果是写操作,则接着执行更新过程,真正将新的数据写入。可以看出,更新过程并不是必须的,比如读操作和状态查询操作。

所有的基本通道都由sc_prim_channel继承而来,sc_prim_channel完成的是对“求值――更新”过程的基本支持。

(责任编辑:admin)
顶一下
(0)
0%
踩一下
(0)
0%
------分隔线----------------------------
发表评论
请自觉遵守互联网相关的政策法规,严禁发布色情、暴力、反动的言论。
评价:
表情:
用户名:密码: 验证码:点击我更换图片
推荐内容