本部分内容为FPGA学习开发板的配套教程，为FPGA学习网的内部教程，将以纸制形式随开发板发送到学员手中。以下为其目录，仅供参考。
目 录前言
1.引言
1.1编写目的
1.2背景
1.3术语
1.4参考资料
1.5工具和平台
2.FPGA学习板
2.1母板
2.2配套子板
2.3子板与母板的连接示例
2.4 管脚与信号
3.基本演示程序
3.1LEDDemo:母板LED和5个按键功能演示
3.1.1 原理
3.1.2 源代码分析
3.1.3 功能演示
3.2SevenSegmentDemo:数码管功能演示
3.2.1 原理
3.2.2 源代码分析
3.2.3 功能演示
3.3LCDDemoSimple:LCD功能演示
3.3.1 原理
3.3.2 源代码分析
3.3.3 功能演示
4.UartDemo:串口演示程序
4.1串口原理
4.1.1 串口标准
4.1.2串口电气特性
4.1.3 串口逻辑特性
4.1.4 串口线
4.2 UART控制器设计原理
4.2.1 UART16550
4.2.2发送和接收模块
4.2.3波特率自动探测
4.2.4 UART控制器支持DMA
4.3 UART接口控制器源码分析
4.3.1 结构框图
4.3.2设计文件列表
4.3.3寄存器定义
4.3.4发送模块
4.3.5接收模块
4.3.6 Wishbone接口模块
4.3.7发送和接收FIFO
4.3.8顶层模块
4.4UartDemo
5.KeyboardDemo:键盘扫描演示程序
5.1键盘概述
5.2键盘控制器设计原理
5.3 键盘控制器源码分析
5.3.1功能描述
5.3.2输入输出信号
5.3.3 键盘控制器接口寄存器
5.3.4 设计文件列表
5.3.5 设计源码分析
5.4 键盘控制器的验证
5.5 简单键盘模块
5.6 KeyBoardDemo
6 Audiodemo：IIS立体声音频演示
6.1 音频复制技术
6.1.1单声道
6.1.2立体声
6.1.2四声道环绕
6.1.3声道
6.1.4 定位音效
6.1.5环境音效
6.2 音频系统构成
6.3 数字音频接口
6.3.1 AC97
6.3.2 S/PDIF
6.3.3 IIS
6.3 音频编解码芯片
6.4 IIS接口控制器设计与源码分析
6.4.1 IIS控制器框图
6.4.2 功能描述
6.4.3 接口信号
6.4.4 典型速率
6.4.5 IIS总线接口寄存器
6.4.6 设计文件列表
6.4.7 源码分析
6.5AudioDemo
附件1 Wishbone片上总线标准
1.1 片上总线技术综述
1.2 Wishbone片上总线的基本特点
1.3 接口信号定义
1.4 Wishbone支持的互联类型
1.5 Wishbone总线周期
.1.5.1 通用操作
1.5.2 单次读/写周期
1.5.3 块读周期
1.5.4 块写周期
1.5.5 RMW操作
1.5.6 数据组织
1.6 Wishbone寄存反馈总线周期
1.6.1 周期的同步与异步结束方式之对比
1.6.2 Wishbone寄存反馈周期结束方式
1.6.3 突发结束
1.6.4 地址不变突发
1.6.5 地址增加突发
1.7 Wishbone规范对IP文档的要求
1.8 Wishbone从设备接口示例
1.8.1 一个8比特从设备
1.8.2 一个32比特RTL级随机数生成器从设备
1.9 Wishbone对RAM/ROM的支持
1.9.1 WISHBONE与RAM和ROM的互联
1.9.2 WISHBONE兼容的RAM和Flash仿真模型
1.10 Wishbone点到点连接示例
1.11 Wishbone共享总线连接示例
1.12 地址译码
1.13 仲裁器的设计
(责任编辑：admin) |